SEMICONDUCTOR MEMORY DEVICE	
Patent Number:	JP1133285
Publication date:	1989-05-25
Inventor(s):	YOSHIMOTO MASAHIKO; others: 01
Applicant(s)::	MITSUBISHI ELECTRIC CORP
Requested Patent:	☐ JP1133285
Application	JP19870291345 19871117
Priority Number(s):	
IPC Classification:	G11C11/34
EC Classification:	
Equivalents:	
Abstract	
PURPOSE:To minimize a cell size and to obtain a memory device whose capacity is made larger by composing each memory cell of two transistors and one capacity means. CONSTITUTION:At the time of writing, when a word line WWL for writing is made into a positive potential, an FET11 for writing data is turned on, and the information of either '1' or '0' on a writing bit line WBL is accumulated in a memory capacity 13. Further, at the time of reading, when a word line RWL for reading is made into the positive potential, an FET12 for reading data is turned on. When '1' is accumulated in the memory capacity 13, the potential of a previously precharged reading bit line RBL is boosted and when '0' is accumulated in the memory capacity 13, the potential of the line RBL is lowered. The reading is executed by detecting the potential change of this line RBL.	

.

.

①特許出願公開。

② 公 開 特 許 公 報 (A) 平1 − 133285

@Int_Cl.4

識別記号

庁内整理番号

❷公開 平成1年(1989)5月25日

G 11 C 11/34

352

B-8522-5B

審査請求 未請求 発明の数 2 (全11頁)

9発明の名称 半導体記憶装置

②特 願 昭62-291345

20出 頭 昭62(1987)11月17日

砂発 明 者 吉 本 雅 彦 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

の発明者 松村 哲哉 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号 .

⑩代 理 人 弁理士 大岩 増雄 外2名

明 和 書

1. 発明の名称

半導体記憶装置

- 2. 特許請求の範囲
- (1) 情報を記憶するための少なくとも1つのメモリセルと、

前記少なくとも1つのメモリセルに接続され、 前記メモリセルに情報を普込むための少なくとも 1本の書込用ビット線と、

前記少なくとも1つのメモリセルに接続され、 前記メモリセルに記憶される情報を読出すための 少なくとも1本の読出用ピット線とを窺え、

前記メモリセルは、

前記情報を蓄積するための容量手段と、

前記書込用ビット線と前記容量手段との間に接 続され、前記書込用ビット線を介して与えられる 情報を前記容量手段に転送するための第1のトラ ンジスタと、

前記読出用ビット線と前記容量手段との間に接続され、前記容量手段に署えられた情報を前記誌

出用ピット線に転送するための第2のトランジス タとを含む半導体記憶装置。

(2) 前記第1のトランジスクは、前記者込 用ピット線に接続される一方導通端子と、前記容 量手段に接続される他方導通端子と、普込用選択 信号が与えられる制御端子とを備え、

前記第2のトランジスクは、前記読出用ビット 線に接続される一方導通端子と、前記容量手段に 接続される他方導通端子と、読出用選択信号が与 えられる制御端子とを備える特許請求の範囲第1 項記載の半導体記憶袋製。

- (3) 前記第1のトランジスタおよび前記第 2のトランジスタはMOS電界効果トランジスタ である特許請求の範囲第1項または第2項記載の 半導体記憶装置。
- (4) 少なくとも1列に配列され、情報を記 値するための複数のメモリセル、

前記複数のメモリセルの各列に対応して設けられ、前記複数のメモリセルに情報を書込むための 少なくとも1本の普込用ビット線、 前記複数のメモリセルの各列に対応して設けられ、前記複数のメモリセルに記憶される情報を読出すための少なくとも1本の読出用ビット線、

前記各列の前記各メモリセルに対応して設けられた複数の第1の選択線、

前記各列の前記各メモリセルに対応して設けられた複数の第2の選択線、

前記複数の第1の選択線のいずれかに書込用選択信号を与える書込用選択手段、および

前記複数の第2の選択線のいずれかに読出用選択信号を与える統出用選択手段を備え、

前記各メモリセルは、

前記情報を審積するための容量手段、

前記書込用ビット線と前記容量手段との間に接続され、前記第1の選択線に与えられる前記書込 用選択信号に応答して、前記書込用ビット線を介 して与えられる情報を前記容量手段に転送する第 1のトランジスタ、および

前記読出用ビット線と前記容量手段との間に接続され、前記第2の選択線に与えられる前記読出

前記読出用ビット線に接続され、その読出用ビット線上の情報を増幅するためのセンスアンプ、 および

前記センスアンブから前記情報を取出すための 情報出力手段をさらに備える特許請求の範囲第4 項ないし第6項のいずれかに記載の半導体記憶装 置。

- (8) 前記読出用ビット線は前記複数のメモリセルの各列ごとに2本ずつ設けられ、前記各列のメモリセルのうち奇数番目のメモリセルは前記2本の読出用ビット線の一方に接続され、前記各列のメモリセルのうち偶数番目のメモリセルは前記2本の読出用ビット線の他方に接続される特許請求の範囲第4項ないし第7項のいずれかに記載の半導体記憶装置。
- (9) 前記奇数番目のメモリセルが選択された場合には前記2本の銃出用ビット線のうち一方の情報を選択し、前記偶数番目のメモリセルが選択された場合には前記2本の銃出用ビット線のうち他方の情報を選択する情報選択手段をさらに帰

用選択信号に応答して、前記容量手段に蓄えられた情報を前記読出用ピット線に転送する第2のトランジスタを含む半導体記憶装置。

(5) 前記第1のトランジスタは、前記者込用ビット線に接続された一方導通端子と、前記容量手段に接続された他方導通端子と、前記第1の選択線に接続された制御端子とを備え、

前記第2のトランジスクは、前記読出用ビット 線に接続された一方導通端子と、前記容量手段に 接続された他方導通端子と、前記第2の選択線に 接続された制御端子とを確える特許請求の範囲第 4項記載の半導体記憶装置。

- (6) 前記第1の選択手段および前記第2の 選択手段は、前記複数の第1の選択線および前記 複数の第2の選択線にそれぞれ順に前記書込用選 択信号および前記読出用選択信号を与えるリング ポインタからなる特許請求の範囲第4項または第 5項記載の半導体記憶装置。
- (7) 前記者込用ピット線に情報を与えるための情報入力手段、

える特許請求の範囲第8項記載の半導体記憶装置。

(10) 前記各メモリセルに対応する前記第 1の選択線と、そのメモリセルに隣接するメモリ セルに対応する前記第2の選択線とが共通であり、

前記第1の選択手段と前記第2の選択手段とが 共通である特許請求の範囲第4項ないし第9項の いずれかに記載の半導体記憶装置。

- (11) 前記第1の選択手段および前記第2 の選択手段は、それぞれアドレス信号に応答して 前記複数の第1の選択線および前記複数の第2の 選択線のいずれかにそれぞれ前記書込用選択信号 および前記続出用選択信号を与えるデコーダから なる特許請求の範囲第4項または第5項に記載の 半導体記憶装置。
- (12) 前記審込用ビット線に情報を与える ための情報人力手段、

前記読出用ピット線に接続され、その読出用ピット線上の情報を増幅するためのセンスアンプ、および

前記センスアンプから前記情報を取出すための

情報出力手段をさらに備える特許請求の範囲第1 1項記載の半導体記憶装置。

(13) 前記誌出用ビット線は前記複数のメモリセルの各列ごとに2本ずつ設けられ、前記各列のメモリセルのうち奇数番目のメモリセルは前記2本の誌出用ビット線の一方に接続され、前記各列のメモリセルのうち偶数番目メモリセルは前記2本のビット線の他方に接続される特許請求の範囲第11項または第12項記載の半導体記憶袋置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、占有面積の小さいダイナミック型 の半導体記憶装置に関するものである。

[従来の技術]

第8図は、最初に入力されたデータが最初に読出されるFIFO(first in first out)メモリ等に用いられる従来の3トランジスタ型メモリセルの回路図である。

このメモリセルは、データ蓄積用のトランジス

統出データビット線7は通常、正電位VP』にプリチャージされており、普込用の選択線6および 統出用の選択線8は通常、0電位に保たれている。 普込時には、普込用の選択線6を正電位にし、統 出用の選択線8を0電位に保っておく。「1」を 普込む場合には、普込データビット線5を所定の 正電位に保つと、この電位がデータ等込用のトラ ンジスタ2を通してデータ書積用のトランジスタ 1に伝達され、記憶容量4が充電される。

また、「0」を審込む場合には、書込データビット様5を0電位に保つと、この0電位がデータ 書込用のトランジスタ2を通してデータ蓄積用の トランジスタ1に伝達され、記憶容量4が放電される。

タ1と、データ書込川のトランジスタ2と、デー タ読出用のトランジスタ3と、記憶容量4とから なり、これらのトランジスタ1。 2.3としてn チャネル型MOS電界効果トランジスタが用いら れている。このメモリセルにおいては、記憶容益 4における花荷の有無によって「1」および「0」 の情報が表わされる。データ書積用のトランジス タ1のゲートにはデータ哲込用のトランジスタ2 のソース・ドレインを介して書込データビット線 5が接続されており、データ客込用のトランジス タ2のゲートには書込用の選択線6が接続されて いる。データ書込用のトランジスタ2は書込ゲー トとして働く。また、データ蓄積用のトランジス タ1のソースにはデータ読出用のトランジスタ3 のソース・ドレインを介して統出データピット線 7が接続されており、データ読出用のトランジス タ3のゲートには読出川の選択線8が接続されて いる。データ読出用のトランジスタ3は読出ゲー トとして働く。

次にこのメモリセルの動作について説明する。

ッシュするかまたはデータを読出す必要がある。

説出時には、読出用の選択線8を正電位にし、 也と用の選択線6を0電位に保っておく。メモリ セル9内に「1」がストアされて記憶容量4が正 電位に充電されている場合には、予め正電位V・ スにプリチャージされていた読出データピット線 7は、データ読出用のトランジスタ3およびデー タ蓄積用のトランジスタ3およびデー タ苦積れる。一方、メモリセル9内に「0」がスト でされて記憶容量4の電位が0電位である場合に は、データ蓄積用のトランジスタ1が非専通の状 値であるので、読出データピット線7の電位はブ リチャージ電圧V・ を維持する。したがって、 読出データピット線7の電位を調べることによっ で、メモリセル9に記憶された情報を知ることが できる。

第9図に統出データビット線7をブリチャージ するための回路および統出データビット線7の党 位を増幅するためのセンスアンプ回路の一例を示 す。 プリチャージ用トランジスタ71のゲートに与えられるプリチャージ信号PCが「H」レベルに立上がると、そのトランジスタ71が専通し、統出データピット線7が電源電位Vccにプリチャージされる。メモリセルから統出データピット線7に情報が統出されると、インバータ72の出力は統出データピット線7の電位に応じて「H」レベルまたは「L」レベルとなる。トランジスタ73のゲートに与えられるセンスイネーブル信号SEが「H」レベルに立上がると、インバータ72の出力がインバータ74および75からなるラッチ回路に保持される。

[発明が解決しようとする問題点]

従来の3トランジスタ型メモリセルは以上のように構成されているので、1メモリセルあたり4 来子 (3Tr, 1C) 必要である。そのためにセ ルサイズが大きくなり、半導体記憶装置の大容量 化に不向きであるなどの問題点があった。

この発明の主たる目的は、大容量化に適したメ モリセルを含む半導体紀憶装置を得ることである。

製を書込むための少なくとも1本の書込用ピット 線と、複数のメモリセルの各列に対応して設けら れかつ複数のメモリセルに記憶される情報を読出 すための少なくとも1本の統出用ピット線と、各 列の各メモリセルに対応して設けられた複数の第 1の選択線と、各列の各メモリセルに対応して設 けられた複数の第2の選択線と、複数の第1の選 択線のいずれかに書込用選択信号を与える書込用 選択手段と、複数の第2の選択線のいずれかに読 出用選択信号を与える読出用選択手段とを備え、 各メモリセルは、情報を苦積するための容益手段 と、書込用ビット線と容量手段との間に接続され かつ書込用ピット線を介して与えられる情報を第 1の選択線に与えられる書込用選択信号に応答し て容量手段に転送する第1のトランジスタと、読 出用ピット線と容量手段との間に接続されかつ容 量手段に蓄えられた情報を第2の選択線に与えら れる読出用選択信号に応答して読出用ピット線に 転送する第2のトランジスタとを含むものである。

[作用]

[問題点を解決するため手段]

上記目的を達成するために、この発明に係る半 切体記憶装置は、情報を記憶するための少なくとり も1つのメモリセルと、少なくとも1つのメモリセルに依続され、メモリセルに情報をと、少ななくとも1本の母込れていた。 の少なくとも1本の母込用ピット線と、少なないに接続されがよこの少なくとも1本のの少なくとも1本のの少なくとに記述出 すれる情報を読出すための少なくとも1本報を審査 がするための容が表が、当時のではは、情報を登上であるための間に接続されかつき及に転送するための の間に接続されかの容量手段に転送するための第2のトランジスタと、読出用ピット線を全がしてある。 の間に接続されかである。

この 危明の他の局面に従う 半専体記憶装置は、 少なくとも 1 列に配列されかつ情報を記憶するための複数のメモリセルと、複数のメモリセルの各 列に対応して設けられかつ複数のメモリセルに情

この発明に係る半導体記憶装置に含まれる各メモリセルは、2つのトランジスタと1つの容量手段とからなるので、セルサイズが小さくなる。したがって、大容量の半導体記憶装置を構成することが可能となる。

[尖施例]

以下、この発明の実施例について図面を用いて説明する。

第1図は、この発明の一実施例によるFIFO
メモリに含まれるメモリセルの回路図である。このメモリセルは、データ普込用のトランジスタ1
1と、データ読出用のトランジスタ12と、記憶容量13とからなる。これらのトランジスタ11.
12としてnチャネル型MOS電外効果トランジスタ (MOSFET) が用いられる。データ番込用トランジスタ11のソース (またはドレイン)と記憶容量13の一端とがノードN1で接続されている。また、データ普込用トランジスタ11のドレイン (またはソース)は普込ビジスタ11のドレイン (またはソース)は普込ビ

ット線WBLに複続され、データ統出用トランジスタ12のドレイン(またはソース)は統出ビット線RBLに接続されている。さらに、データ普込用トランジスタ11のゲートは普込用ワード線WWLに接続され、データ統出用トランジスタ12のゲートは読出用ワード線RWLに接続されている。メモリセルの領域は14で示されている。

次に、このメモリセルの動作を説明する。 皆込時には、客込用ワード線WWLを正常位にすると、データ書込用のトランジスタ11がオンし、客込ビット線WBL上の「1」または「0」の情報が記憶容量13に蓄積される。また、読出時には、読出用ワード線RWLを正常位にすると、データ読出用のトランジスタ12がオンする。記憶容量13に「1」の情報が蓄積されていると、予めブリチャージされている読出ピット線RBLの電位が低下すれていると、読出ピット線RBLの電位が低下する。この読出ピット線RBLの電位変化を後述する方法で検出することにより、読出が行なわれる。

次に、第1図のメモリセルを用いたFIFOメモリについて説明する。FIFOメモリは、送られてくるデータを断に記憶しながら、それまで記憶したデータを出力要求に応じて先音順に送り出すものであり、主として、処理速度が異なるシステム間でのデータ交換のためのパッファ機能として用いることができる。

第2図は、mワード×nビットに構成されたF1FOメモリを示すブロック図である。第2図において、メモリセルアレイ21は第1図のメモリセルが複数例に配列されたものである。書込用リングポインタ22はm段のシフトレジスタからなり、メモリセルを指定のの中からデータを書込むべきメモリセルを指にアレイ21の中からデータを読出すべきメモリセルを指定するものである。書込用リングポインタ221の中からデータを読出すべきメモリセルとものである。書込用リングポインタ2

グポインタ23の出力線は統出用ワード線として メモリセルアレイ21内のメモリセルに接続され ている。

また、データ入力回路24は普込用リングポインタ22によって指定された複数のメモリセルにデータD, ~D, を普込むためのものである。データ出力回路25は続出用リングポインタ23によって指定された複数のメモリセルからデータQ, を読出すためのものである。メモリークのデータのおよびメモリセルル回路27によって互いにリングが続出コントロール回路27によって互いにリングが続出コンク22および統出用リングポインタ23をリセットするためのものである。

なお、者込データのオーバフローを防ぐための コントロール回路を必要に応じて設けてもよい。

第3図は、メモリセルアレイ21における1列の部分を詳細に示した回路図である。第3図に示すように、メモリセルアレイ21の1列には、m

例のメモリセル#0~# (m-1) が含まれている。これらのメモリセル#0~# (m-1) は第 1 凶に示されたメモリセル14と等価である。 k 番目のメモリセル# k (k=0,1,…,m-1) に行口すると、データ書込用トランジスタ11のゲートは書込用ワード線WWL,に接続され、データ読出用トランジスタ12のゲートは読出用ワード線RWL,に接続されている。すべてのメモリセル#0~# (m-1) のデータ書込用トランジスタ11のドレインは、共通の書込ピット線WBLに接続されている。

さらに、偶数番目のメモリセル# k (k は偶数)のデータ読出用トランジスタ12のドレインは読出ビット線RBLOに接続され、奇数番目のメモリセル# k (k は奇数)のデータ読出用トランジスタ12のドレインは読出ビット線RBL1に接続されている。

クタ33が接続されている。センスアンプ32は、
読出ピット線RBLO、RBL1間の電位差を登
動増幅するものである。セレクタ33は、偶数番目のメモリセル#k(kは偶数)の情報が続出されたときには読出ピット線RBLO上のデータを
出力し、奇数番目のメモリセル#k(kは奇数)の情報が読出されたときには読出ピット線RBL
1上のデータを出力する。なお、書込データドライバ31は第2図のデータ入力回路24に含まれ、
カ回路25に含まれる。

第4図はセンスアンプ32の一例を示す回路図である。

このセンスアンプ32は、pチャネル型MOSFET41、44、45およびnチャネル型MOSFET42、43、46、47からなる。トランジスタ44および46のドレインは共に統出ビット線RBLOに接続され、トランジスタ45および47のドレインは共に統出ビット線RBL1に接続されている。トランジスタ44および46

ングポインタ22および続出用リングポインタ23が0番地にリセットされる(第2図参照)。次に、書込信号Wの立下がりエッジに応答して入力データD: ~D の書込が開始される。書込用リングポインタ22における指定番地が進むとともに、書込用ワード線WWL。~WWLm-1が順に選択され、入力データが書込ビット線WBLを介してメモリセル#0~#(m-1)にシーケンシャルにストアされる(第3図参照)。

一方、読出信号Rの立下がりエッジに応答して、メモリセル14にストアされているデータの読出が開始される(第2図参照)。読出リングポインタ23における指定番地が進むとともに読出用ワード線RWL。~RWLm-、が順に選択され、各メモリセル#1~#(m-1)内のデークが続出データビット線RBLOまたはRBL1を介してシーケンシャルに出力される(第3図参照)。 普込動作と読出動作とは、それぞれ書込クロックWCKおよび読出クロックRCKに応答して互いに独立に行なわれる。

のゲートは共に統州ビット線RBL1に接続され、トランジスタ45および47のゲートは続出ビット線RBL0に接続されている。トランジスタ44および45のソースは共にトランジスタ41を介して電極電位Vccに結合され、トランジスタ42を介して接地されている。トランジスタ42のゲートにはセンスイネーブル信号SEが与えられ、トランジスタ41のゲートにはセンスイネーブル信号の反転信号SEが与えられる。これらのトランジスタ44~4~47により、クロスカップルだカッチが構成される。一方、トランジスタ43のゲートにはイコライズ信号EQが与えられる。

この実施例のFIFOメモリの動作について第 1 図、第2 図、第3 図および第4 図を用いて説明 する。

電源投入後または普込動作の前にリセット回路 28にリセットパルスRSが入力され、普込用リ

次に、第5図のタイミングチャートを用いて読 出動作を詳しく説明する。ここでは、第k番目の メモリセル# k (k = 0 ~ m - 1) をアクセスす るサイクルを考える。読出サイクルの初めに、イ コライズ信号EQが「H」レベルとなってトラン ジスタ43 (第4図) が導通する。これにより、 読出ピット線RBLOおよびRBL1が短絡され、 それらの読出ピット線RBLO, RBL1の電位 がイコライズされる。このとき、後述する理由に より読出ピット線RBLO、RBL1の電位は各 々Vcc / 2に設定される。その後、イコライズ 信号EQが立下がってトランジスタ43がオフす る。そして、読出用ワード線RWL。の電位が立 上がり、メモリセル#kのデータ読出用トランジ スク12がオンし、これによりメモリセル#kが アクセスされる。

まず、偶数番目のメモリセルk (k=0, 2, 4, …) がアクセスされた場合を考える。第3図において、記憶容量13が接地電位に放電されているとすると(ケース1)、続出用ワード線RW

L. の電位が立上がった後、記憶容量13と読出 ピット線RBLOとの電荷分配により読出ピット 線RBL0の電位がVcc/2から数100mV 低下する。一方、メモリセル# k に接続されてい ない読出ピット線RBLIの電位はVcc / 2の まま変化しない。その後、センスイネーブル信号 SEが立上がることによりセンスアンプ32が活 性化されると、読出ピット線RBLO, RBL1 間の数100mVの電位益がセンスアンプ32に より増幅され、読出ピット終RBLOの電位が0 Vに降下し、読出ピット線RBL1の電位がVe 。レベルに上昇する(第4図および第5図参照)。 逆に、第3図において、記憶容量13が正常位に 充朮されているとすると(ケースⅡ)、読出用ワ ード線RWL、の電位が立上がった後、記憶容量 13と読出ピット線RBLOとの電荷分配により、 読出ピット線RBL0の電位がVcc/2から数 100mV上昇する。一方、メモリセル# k に接 続されていない読出ピット線RBL1の電位はV c c / 2のまま変化しない。センスイネーブル信

また、第3図に示すような折返し読出ビット線 構成では、偶数番目のメモリセルと奇数番目のメ モリセルとに同一の情報が記憶されたとしても、 センスアンブ32の出力は逆になる。そこで、セ レクタ33は、偶数番目のメモリセルからデータ が読出されたときには読出ビット線RBL0のデ ータを選択して出力し、奇数番目のメモリセルか らデータが読出されたときには読出ビット線RB L1のデータを選択して出力する。

以上のように上記FIFOメモリにおいては、 審込動作と読出動作とは独立に行なわれ、各々の サイクル時間が異なってもよい。

なお、第6図に示すように、第3図における k 番目のメモリセル#kの読出用ワード線RWL。と(k+1)番目のメモリセルの書込用ワード線WL、とすると、シフトレジスタ機能を有するメモリデバイスが火現される。すなわち、k番目のメモリセル#kからデータが読出されると同時に(k+1)番目のメモリセル#(k+1)にデータが書込まれ

サSEが立上がることによりセンスアンプ32が 活性化されると、読出ピット線RBLOの電位が Vccレベルまで上昇し、読出ピット線RBL1 の電位がOVに降下する。

ケース I、 I の場合とも、読出ビット線 R B L O および R B L 1 の差動データは、データ出力回路 2 5 にラッチされる(第 2 図参照)。

その後、統出用ワード線RWL、の地位が立下がった後、センスイネーブル信号SEが立下がる。そして、さらにイコライズ信号EQが「H」レベルになって再びトランジスタ43が導通し(第4図参照)、統出ビット線RBLO、RBL1の電荷分配の結果、それらの電位は(5+0)/2=2.5 [V]となって統出ビット線RBLO、RBL1は2.5 Vにプリチャージされ、メモリセル#kの読出サイクルが終了する。

なお、奇数番目のメモリセル#k(k=1,3,5,…)がアクセスされた場合は、上述の動作において、読出ピット線RBLOと読出ピット線RBL1との記述が逆になる。

る。

また、上記実施例においては、ワード線選択手段として、普込川リングポインタ22および読出川リングポインタ23を用いることにより、読出および普込ともシーケンシャルなFIFOメモリが構成されているが、第7図に示すように、普込川リングポインタ22および読出川リングポインタ22および読出川リングポインタ23の代わりに普込川デコーグ52および読出川デコーグ53はモリセス可能なメモリが構成される。この場合、普込川デコーグ52および読出川デコーグ53はそれぞ込アドレス信号WAおよび読出アドレス信号RAに応じてメモリセルアレイ21のメモリセルを選択する。

なお、上記実施例においては、ラッチ型のセンスアンプが用いられているが、これに限定されるものではなく、他の構成のセンスアンプが用いられてもよい。

また、上記実施例においては、統出ビット線が フォールデットピット線構成にされているが、こ れに限定されるものではなく、1本の統出ビット 森に1列のすべてのメモリセルが接続されるよう な構成でもよい。その場合には、センスアンプ、 プリチャージ回路などの構成が、たとえば第9図 に示したような回路構成に変更されてもよい。さ らに、上記火施例では、2本の読出ビット線の電 が分配によりそれらの読出ビット線をVcc / 2 レベルにプリチャージしているが、パイアス回路 によりそれらの読出ビット線をVcc / 2 にはむそれらの読出ビット線をVcc / 2 にはむそれらの読出ビット線をVcc / 2 にはむそれらの読出ビット線をVcc / 2 にはむこれらの読出ビット線をVcc / 2 にはむこれらの読出ビット線をVcc / 2 にはむこれらの読出ビット線をVcc / 2

また、上記実施例のようなダイナミック型のメモリセルにおいては、データ保持時間の制限があるので、随時、統出用ワード線をシーケンシャルに選択して統出動作を行なうことによりメモリセルのデータをリフレッシュしてもよい。

また、プロセス技術としては、ダイナミックRAM標準の2届ポリシリコンゲートプロセスを用いてもよいし、ASIC (Application Specific Integrated Circuit) のコアセルとしての応用を考慮

ダムアクセス可能な半導体記憶装置の構成を示す プロック図、第8図は従来の半導体記憶装置に含 まれるメモリセルの回路図、第9図は第8図の半 導体記憶装置における読出ピット線のプリチャー ジ回路およびセンスアンプ回路を示す図である。

図において、11はデータ書込用トランジスタ、12はデータ読出用トランジスタ、13は記憶容量、14はメモリセル、WBLは書込ピット線、RBLは読出ピット線、WWLは書込用ワード線、RWLは読出用ワード線、21はメモリセルアレイ、22は書込用リングポインタ、23は読出用リングポインタ、24はデータ入力回路、25はデータ出力回路、26は書込コントロール回路、27は読出コントロール回路、28はリセット回路、31は書込データドライバ、32はセンスアンプ、33はセレクタである。

なお、各図中、同一符号は同一または相当部分 を示す。

代理人 大岩增雄


するなら、1層ポリシリコンゲートプロセスを用 いてもよい。

[発明の効果]

以上のようにこの発明によれば、2つのトランジスタと1つの容量手段によりメモリセルが構成されているので、セルサイズが小さくなり、安価でかつ大容量の半導体記憶装置が実現可能となる。
4. 図面の簡単な説明

第1図はこの発明の一実施例による半導体記憶 装置に含まれるメモリセルの回路図、第2図は第 1図のメモリセルからなるFIFOメモリの構成 を示すブロック図、第3図は第2図のFIFOメ モリに含まれるメモリセルアレイの1列の部分の 構成を示す问路図、第4図は第2図のFIFOメ モリに含まれるセンスアンブの一例を示す回路図、 第5図は第2図のFIFOメモリの続出動作を説 明するためのタイミングチャート、第6図はこの 発明の他の実施例による半導体記憶装置に含まれ るメモリセルアレイの1列の部分の構成を示す回 路図、第7図は第1図のメモリセルからなるラン

第 1 図



11: データ 書込用トランジスタ 12:データ読出用トランジスタ


13: 記憶容量 WBL:書込ビット線


WWL:書込用フード線 RI WWL:書込用フード線 RI


N1 : /- F


14: メモリセル RBL: 読出ビット線 RWL: 読出用フード線


第 2 図













第 7 図





1: データ蓄積用トランジスタ 2: データ書込用トランジスタ

3: データ読出用トランジスタ 4: 記憶容量

5: 書込 〒-9 t-1/4 6: 書込用選択線 7: 號出下-9 t-1/4 8: 読出用選択線

9: メモリセル